| |
|
Intel展示新晶体管 对抗AMD-IBM技术联盟 |
|
| 出处：PConline[ 2005-12-08 10:55:49 ] |
作者：Phoneme |
责任编辑：zhongyuexuan |
在12月6日的国际电子设备大会(IEDM,International Electron Devices Meeting)上，Intel展示了极高性能，采用Strained Silicon(应变硅)技术的65nm晶体管技术，以期对抗AMD和IBM的联盟。
Intel现在已经在生产65nm系列的芯片，在会上它还提供了一份明年初将问世的65nm芯片的目录。在此次IEDM会议上，Intel还展示了包括Yonah移动处理芯片和Cedarmill台式机芯片在内的四款使用65nm技术制造的双核微处理器的模型图。
Intel印度公司的高级工程师Sunit Tyagi向公众展示，65nm的晶体管技术与90nm的技术相比性能提高了37%，其环形振荡器电路时间仅为4.25皮秒。
于上代产品相比，65nm的晶体管技术仅仅是增强了SiGe(锗化硅) 和PMOS源区和漏极区中的锗含量。内置的SiGe(锗化硅)为PMOS晶体管增加了与90nm的PMOS晶体管相比高出30％的压缩应力（compressive stress）。
Tyagi提到，Intel并没有像AMD和IBM那样在PMOS上增加一个浓缩的氮化层。因为Intel想使处理器尽量简单从而可以控制成本。“我们凭此也达到相应的性能指标”他补充说道。
在AMD Dresden的一名员工Andy Wei提到，AMD将首先改进其90nm的微处理器，然后会在明年的下半年在Dresden AMD的新300－nm fab生产其65nm的微处理器。
IBM－AMD联盟的一个IBM项目主管Gary Bronner提到，IBM对其65nm的处理器将使用全新工艺。
Wei在周二IEDM的一次会议中公开指出，由于栅极泄漏的存在，张力技术将取代栅氧化层剥落
(gate oxide scaling)从而达到提高性能的目的。
AMD和IBM去年在90nm的晶体管技术中使用了dual-stress-liner方法，将不同配置的氮化层放在顶端的NMOS和PMOS上。在65nm技术中，他们在PMOS的源区和漏极区使用了于Intel在90nm技术时类似的的内置SiGe。
Wei提到，PMOS现能与NMOS保持一致的速度。新的工艺会允许设计工程师平和NMOS和PMOS的规模，以期在产品层面上性能达到50%的提升。
|
|
 |
相关文章 |
|
|
|
每周TOP10文章 |
|
|
|
|
|
您现在的位置: 
