如何查看内存时序CHA CHB值？

内存时序中的CHA与CHB值，本质是双通道内存架构下两根插槽所对应内存模块的独立时序参数，需借助专业工具或物理标签精准读取。CPU-Z的SPD页面可直观呈现每条内存的CL、tRCD、tRP、tRAS等完整时序组合，并按通道（Channel A/Channel B）分列显示；HWiNFO64则能实时反馈系统运行中各通道的实际工作时序，而Thaiphoon Burner支持对SPD芯片底层数据深度解析，还原厂商预设的多组XMP/DOCP配置档位。若主板BIOS支持高级内存设置，重启进入后亦可在DRAM Timing Control界面直接查看当前CHA/CHB的加载值。此外，部分高端内存条在模组正面标签上已明确标注双通道时序规格，为离线快速核验提供依据。

一、使用CPU-Z精准识别CHA/CHB时序

启动CPU-Z后切换至“SPD”选项卡，软件将自动识别主板上所有内存插槽的物理连接状态。若为双通道配置，左侧下拉菜单中会分别显示“Slot #1（Channel A）”与“Slot #2（Channel B）”——部分主板可能标注为“A1/B1”或“A2/B2”，需结合插槽位置确认实际通道归属。点击任一插槽后，右侧“Timings Table”区域即列出该通道内存模组在不同频率下的完整时序参数，包括标准JEDEC档（如DDR4-2133 CL15）及XMP/DOCP启用后的优化档（如DDR4-3200 CL14）。特别注意“CAS# Latency (CL)”、“tRCD”、“tRP”、“tRAS”四值是否在A/B通道间完全一致，不一致时系统通常以较宽松值同步运行。

二、借助HWiNFO64获取实时运行时序

HWiNFO64需以管理员权限运行，在传感器检测界面展开“Memory”子项，找到“DRAM Timings”节点。此处显示的是内存控制器当前实际执行的时序值，而非SPD预设值，对验证超频稳定性尤为关键。例如，当BIOS中手动设置CHA为CL14而CHB为CL16时，HWiNFO64会分别标出“Channel A DRAM Timing”与“Channel B DRAM Timing”两组数值，包含精确到纳秒级的tRFC、tFAW等进阶参数，可辅助判断双通道是否真正启用及各通道负载均衡性。

三、通过BIOS直接读取加载值

重启进入UEFI BIOS后，定位至“Advanced → DRAM Configuration”或“AI Tweaker → Memory Frequency”类路径（不同厂商命名略有差异），找到“DRAM Timing Control”子菜单。在此界面中，“Channel A Primary Timing”与“Channel B Primary Timing”将明确列出当前生效的CL、tRCD、tRP、tRAS数值，部分高端主板还支持单独查看“Secondary Timing”和“Tertiary Timing”。若启用XMP，该处数值应与内存标签所印XMP档位完全吻合；若为手动模式，则需核对输入值是否被正确写入内存控制器寄存器。

四、物理标签与Thaiphoon Burner交叉验证

取出内存条，观察金手指上方模组标签，高端产品常以“CL16-18-18-36”格式标注主时序，并注明“Dual Channel Kit”及对应XMP版本号。为确保标签信息未被篡改，可用Thaiphoon Burner读取SPD芯片原始数据：运行软件后选择对应内存插槽，点击“Read SPD”，其“Detailed Timings”页签将呈现全部16组JEDEC/XMP/EXPO时序表，其中每组均按通道独立定义，可比对CHA/CHB在各频率档位下的参数差异，识别是否存在单边降频或兼容性妥协。

综上，多工具交叉验证是准确获取CHA/CHB值的核心逻辑，兼顾预设值、运行值与物理标识三重维度。