内存储器基本结构由什么组成？

内存储器的基本结构主要由只读存储器（ROM）和随机存取存储器（RAM）两大功能模块构成。ROM负责固化系统启动所需的固件与引导程序，具备非易失性，断电后数据不丢失，典型类型包括EEPROM与NOR Flash；RAM则承担运行时程序与临时数据的高速读写任务，属易失性存储，按物理实现分为SRAM（基于触发器结构，用于缓存）与DRAM（依赖电容充放电，构成主内存主体），二者协同工作于统一地址空间，配合地址译码器、I/O控制电路及刷新机制，共同支撑现代计算机的实时运算需求。其物理载体为半导体芯片，封装于DIMM或SO-DIMM模组中，金手指与主板插槽实现电气连接，技术参数如容量、带宽与时序均严格遵循JEDEC标准。

一、ROM的具体组成与功能实现

ROM在物理层面由半导体阵列构成，其核心是预置数据的存储单元，通过掩膜工艺或电可编程技术固化信息。以EEPROM为例，每个存储单元包含浮栅晶体管结构，利用隧道效应实现电子注入与擦除；NOR Flash则采用并行寻址方式，支持XIP（就地执行），常用于BIOS/UEFI固件存储。ROM模块内部集成地址译码器、读出放大器及输出缓冲电路，确保在系统加电初期即可被CPU直接访问，完成硬件自检（POST）与引导加载。

二、RAM的结构分层与工作机制

DRAM作为主内存主体，单颗芯片由存储体阵列、行/列地址锁存器、刷新计数器、读写控制逻辑及数据I/O缓冲区组成。其存储单元为“1T1C”结构——一个晶体管加一个电容，电容电荷代表数据位，因漏电需每64ms刷新一次，由内存控制器周期性触发。SRAM则采用六晶体管（6T）双稳态触发器结构，无需刷新，延迟更低，多用于CPU三级缓存。两者均依赖统一地址总线与数据总线，通过片选信号（CS#）、行选通信号（RAS#）、列选通信号（CAS#）协同完成寻址与读写。

三、内存模组的物理构成与接口规范

现代内存条以DRAM芯片为核心，焊接于PCB电路板上，辅以SPD（串行存在检测）芯片存储时序参数，金手指引脚严格对应JEDEC定义的DIMM（台式机）或SO-DIMM（笔记本）标准。以DDR5为例，其64位数据总线由40根信号线、24根电源/地线及SPD通信线路构成，支持片上ECC与决策反馈均衡（DFE）技术，确保高速传输下的信号完整性。

四、地址空间与控制逻辑的协同架构

CPU发出的虚拟地址经MMU转换为物理地址后，送入内存控制器；控制器依据地址高位选择目标内存模组，中位确定芯片内行/列地址，低位定位具体字节。地址译码器将二进制地址映射为行选与列选信号，I/O电路在读写使能（WE#）控制下切换数据流向，输出驱动电路则保障信号摆幅与驱动能力满足时序要求。

综上，内存储器并非简单堆叠的存储单元，而是融合半导体物理特性、电路时序设计与系统级协议的精密协同体。