cpuz里内存时序在哪看

在CPU-Z中查看内存时序，最直接的方式是切换至“SPD”标签页——这里完整呈现了内存模组出厂预置的JEDEC标准时序参数，包括CL、tRCD、tRP、tRAS等核心数值。这些数据均源自内存颗粒内置的SPD（Serial Presence Detect）芯片，经由主板I²C总线读取，具备官方认证的准确性与权威性；实际显示内容涵盖不同频率档位下的对应时序组合，例如DDR4-3200对应CL16-18-18-36，DDR5-6000对应CL30-40-40-76，参数排列严格遵循行业通用格式。用户无需进入BIOS或运行压力测试，即可在系统空闲状态下实时掌握内存的底层时序规格，为超频调校、兼容性排查及性能对比提供可靠依据。

一、精准定位SPD标签页的操作路径

启动CPU-Z后，界面默认停留在“CPU”标签页，此时需手动点击顶部导航栏中的“SPD”选项卡。注意该标签页名称为全大写，且图标为蓝色芯片状标识，避免误入“内存”主标签页——后者仅显示当前运行频率与通道状态，不包含原始时序数据。若系统安装多根内存条，SPD页左侧会列出全部插槽编号（如Slot #1、Slot #2），须逐个点击对应插槽，方可查看每条内存独立的SPD信息。每条内存的时序参数均独立存储于其自身SPD芯片中，因此双通道配置下可能出现不同品牌、不同规格内存混插导致各插槽参数不一致的情况，此时务必以实际使用的插槽为准。

二、识别关键时序参数及其物理含义

在选定插槽后，页面中部“Timings Table”区域将分频段列出多组时序组合。重点关注标有“XMP-3200”“JEDEC-2666”等前缀的行，其中四组核心数值即为标准时序格式：第一列为CAS Latency（CL），代表列地址选通延迟周期数；第二列为tRCD（RAS到CAS延迟）；第三列为tRP（行预充电时间）；第四列为tRAS（行激活时间）。例如显示“CL18-tRCD22-tRP22-tRAS42”，说明该内存在此频率下需18个时钟周期响应读取指令，行至列切换需22周期，行预充电耗时22周期，整行激活维持最短42周期。这些数值直接关联内存访问效率，CL值每降低1，理论带宽提升约1.2%～1.8%，但需配合稳定电压与主板支持能力。

三、交叉验证与辅助工具补充

为确保SPD读取结果可靠性，建议同步使用Thaiphoon Burner进行二次校验——该工具可深度解析SPD EEPROM完整数据结构，并显示XMP/EXPO配置文件详情。若CPU-Z中某频率档位缺失或参数异常，大概率源于主板未正确加载SPD信息，此时重启进入BIOS，确认“DRAM Configuration”中已启用“Load XMP Profile”或“Enable SPD Read”，再返回CPU-Z刷新即可。此外，AIDA64的“内存延迟测试”模块虽不能直接读取SPD，但可通过实测延迟反向印证时序设置合理性，当实测延迟与SPD标称值偏差超过5ns，需检查内存插槽接触或主板固件版本。

综上，CPU-Z的SPD页是获取内存原厂时序参数最权威、最便捷的入口，结合规范操作与交叉验证，用户可高效完成硬件级性能评估与调优准备。