内存分为哪两个类别？

内存主要分为易失性内存与非易失性内存两大类别。前者以DRAM和SRAM为代表，依赖持续供电维持数据，其中DRAM凭借高密度与低成本成为主流PC及移动设备的主内存载体，DDR5、LPDDR5X等已广泛落地；SRAM则以纳秒级访问速度支撑CPU各级缓存，保障指令执行效率。后者涵盖ROM、EEPROM、NAND Flash及MRAM等，断电后仍可长期保存信息，NAND Flash凭借超高容量与成熟制程主导固态存储市场，而MRAM等新型非易失性技术正逐步在嵌入式与高性能场景中拓展应用边界。两类内存各司其职，共同构成现代计算系统分层存储架构的基石。

一、易失性内存的核心差异与典型应用路径

DRAM与SRAM虽同属易失性内存，但物理结构与使用逻辑截然不同。DRAM以单晶体管加电容为基本单元，需每64毫秒刷新一次以维持电荷，因此延迟在10–50纳秒之间，但单位面积可集成数十亿比特，是DDR5（带宽达4800–6400 MT/s）、LPDDR5X（速率高达8533 Mbps）等主内存技术的物理基础；而SRAM采用六晶体管触发器结构，无需刷新，访问延迟压缩至1–10纳秒，但面积大、成本高，故被严格限定于CPU内部——L1缓存（通常32–64KB/核）、L2缓存（256KB–1MB/核）及共享L3缓存（8–64MB），直接决定多线程任务切换与分支预测的响应质量。

二、非易失性内存的技术谱系与落地分工

ROM类器件中，传统Mask ROM已基本退出消费市场，而EEPROM（可字节擦写，寿命约10万次）仍用于BIOS微代码更新；NAND Flash则依存储密度与耐久性分化：TLC（三层单元）凭借单位成本优势成为SSD与UFS 3.1/4.0嵌入式存储主流，擦写寿命约1000–3000次；NOR Flash因支持XIP（片上执行）能力，仍用于车载MCU固件与工业设备启动代码存储。新型MRAM基于磁隧道结原理，读写速度达10–30纳秒、擦写寿命超10¹⁵次，目前已在英伟达GPU缓存辅助层、STM32U5系列微控制器中实现商用，填补SRAM与NAND之间的性能-耐久性空白。

三、分层协同机制：从数据流动看两类内存的实际协作

当用户打开大型AI绘图软件时，系统首先将模型权重从NAND Flash加载至DRAM（主内存），供GPU调用；运算过程中，高频访问的参数块被自动载入SRAM构成的L2/L3缓存；若涉及实时推理优化，部分元数据可能暂存于MRAM加速区以规避DRAM刷新开销。这一过程并非静态划分，而是由内存控制器、缓存一致性协议（如MESI）与操作系统页表管理共同动态调度，确保每比特数据在“速度—容量—持久性”三角约束下落位于最优层级。

综上，内存分类本质是计算需求与物理极限博弈的结果，两类内存并非简单并列，而是通过精密的层级映射与协议协同，支撑起从边缘终端到云端大模型的全栈算力底座。